

Job No.: 844-92662 Ref.: JP 59-210382

Translated from Japanese by the Ralph McElroy Translation Company 910 West Avenue, Austin, Texas 78701 USA

## JAPANESE PATENT OFFICE PATENT JOURNAL (A)

### KOKAI PATENT APPLICATION NO. SHO 59[1984]-210382

Int. Cl.<sup>3</sup>:

G 01 R 31/28

H 01 L 21/66

Sequence Nos. for Office Use:

7807-2G

6851-5F

Filing No.:

Sho 58[1983]-85341

Filing Date:

May 16, 1983

**Publication Date:** 

November 29, 1984

No. of Inventions:

2 (Total of 7 pages)

**Examination Request:** 

Not filed

### TEST SYSTEM FOR INTEGRATED CIRCUIT ELEMENT PACKAGE UNITS

Inventors:

Kouichi Kuwabara

Fujitsu Ltd.

1015 Kamiodanaka, Nakahara-ku,

Kawasaki-shi

Masae Nakayama

Fujitsu Ltd.

1015 Kamiodanaka, Nakahara-ku,

Kawasaki-shi

Applicant:

Fujitsu Ltd.

1015 Kamiodanaka, Nakahara-ku,

Kawasaki-shi

Agent:

Koshiro Matsuoka, patent attorney

[There are no amendments to this patent.]




Figure 1

Key: 10 Test device

- 11 Memory unit
- 21 Input/output connecting unit
- 21a Input/output connecting unit
- 25 Decoder




Figure 2




Figure 3

Key: 10a Test device

11a

Memory unit Input/output connecting unit 21

### **Claims**

1. A test system for integrated circuit element package unit characterized by the following facts: in a package unit carrying and connecting multiple integrated circuit elements including an integrated circuit element X, which has unknown detailed configuration of the internal logic circuit and can operate depending on the input/output data of external terminals, to realize a higher logic circuit unit,

there are multiple flip-flops corresponding to each signal input/output terminal of the higher element X and a selecting means that scans in/out the input and output signals of the flip-flops using an address system; the aforementioned flip-flops comprise multiple flip-flops A, which cut off the input signal sent from the circuit in the previous stage to be applied to element X and the gate means for scan in/out equipped by each flip-flop, apply the input signal to their own data input, and relay and connect the positive output to the aforementioned input terminal of element X, and multiple flip-flops B, which cut off the output connection from element X to the circuit in the next stage, apply the output to their own data input, and relay and connect the positive output to the aforementioned circuit in the next stage; the test device tests the package unit using the following steps: in the first test step, the first test data is applied to the input terminal of the package unit, and the output data obtained by scanning out flip-flops A by the selecting means and/or the output data obtained at the output terminal of the package unit is compared with the first expected data retained in the test device; in the second test step, flip-flops A are selected by the selecting means, and the output data obtained by scanning in the second test data corresponding to the unit test data of element X and scanning out flip-flops B is compared with the corresponding second expected data; in the third test step, flip-flops B are selected by the selecting means, the third test data is scanned in, and the output data obtained at the output terminal of the package unit and/or by scanning out flip-flops A is compared with the third expected data.

2. A test system for integrated circuit element package unit characterized by the following facts: in a package unit carrying and connecting multiple integrated circuit elements including an integrated circuit element X, which has an unknown detailed configuration of the internal logic circuit and can operate depending on the input/output data of external terminals, to realize a higher logic circuit unit,

there is a short/cutoff means switch means corresponding to each input/output terminal of element X;

the test device tests the package unit using the following steps: in the first test step, with the switch means set to the cutoff mode, the first test data is applied to the input terminal of the package unit, and the output of the switch means corresponding to the input of element X and/or the output data obtained at the output terminal of the package unit is compared with the first expected data retained in this device; in the second test step, the second test data corresponding to the unit test data of element X is applied from the switch means corresponding to the input of element X and compared with the second expected data; in the third test step, the third test data are applied from the other end of the switch means corresponding to the output of the second test step and compared with the output data obtained at the output terminal of the package unit and/or the output data obtained by the switch means in the first test step.

### Detailed explanation of the invention

Industrial application field

The present invention pertains to a test system for higher package unit carrying many integrated semiconductor circuit elements.

### Technical background

In recent years, as a result of the development of semiconductor technologies, especially, integration technology and circuit design technology, large-scale integrated circuits (LSIs) carrying many circuit elements in one package can be provided at low cost. Conventionally, a logic circuit used for data processing is constituted by connecting NAND gates, OR gates, or other combinatorial circuit elements together with latches, registers, flip-flops (FFs), or other sequential circuits formed by multiple combinatorial circuits. The logic circuits in a data processing device, such as a central processing unit (CPU), are also formed by integrating combinatorial circuit and sequential circuits. In the past when the integration level was not very high, a higher function could be realized by mounting many small-scale integrated circuits (SSIs) or medium-scale integrated circuits (MSIs), which realize their basic functions by combining a small number of the same type of combinatorial circuits and/or sequential circuits or a small number of circuit elements on an intermediate package unit, such as a printed wiring board. Even higher logic functions could be realized by adopting a stacked unit configuration using, for example, a back panel wiring board having many of the aforementioned package units connected in parallel. As the integration level increased, for each printed wiring board or even circuit configuration scale of the stack unit level in the conventional package unit, it became possible to provide microprocessors (MPUs) or other small, lightweight single-package LSIs with large-scale and complex logic circuits at low cost. In addition, desired LSIs, such as master/slave LSIs, can be provided in a short time based on user specifications.

### Prior art and problems to be solved by the invention

The aforementioned improvement of the integration level has supported development of the data processing technology by providing small, lightweight, and highly-reliable circuits with high logic function levels at low cost. This, however, has brought on complicated and difficult conditions due to various types of tests for the intermediate package units used by LSI devices. Conventionally, since it is easy to grasp the logic configuration of SSI or MSI or a combination thereof, test data can be formed in a relatively simple manner, and not a lot of testing is required. Along with the advent of LSI and its development, the development of adequate test techniques has increased significantly due to the increased number of product types, which depend, in turn, on the number of incorporated logic circuits and different combinations. Compared with SSI or MSI, the number of the external connection terminals (pins) for LSI is strictly restricted by the external dimensions and the wring density. Therefore, for a conventional SSI or MSI device, it is only necessary to incorporate the parts corresponding to the pins in the package unit in the completion stage. For LSI, however, although functional operation is possible depending on the signal values input/output to/from the pins, the action of the internal logic circuits cannot be fully ascertained. This is known as the black-box phenomenon. This phenomenon will cause serious problems when an LSI device produced by a manufacturer with an unknown configuration of the internal logic circuit is used to generate test data to be generally applied in order to obtain certain results. Consequently, for a package unit with a circuit configuration including an LSI (X) with unknown internal logic circuit, it is undesired to use the input/output terminals of, for example, the connectors of the package unit and the pin high-speed logic circuits of the LSI (X) by a test device when LSI (X) is removed. However, after the LSI (X) is mounted in a socket, a comparison test can be conducted using the test data prepared with the terminals of the socket used as the objects when LSI (X) is removed from the socket. When the LSI (X) is mounted, the output of the LSI (X) and the logic data output through logic circuits, such as SSI or MSI, connected to this output can be handled as variables. Consequently, the LSI (X) at the unit level can be guaranteed depending on a unit test carried out when the inputs are applied to the LSI (X). Also, test data can be prepared for other SSI and MSI other SSI and MSI [sic] as well as the part related to the LSI, whose internal logic circuit configuration can be ascertained, in the package unit except for the LSI (X). After the test data are input, the obtained output signal can be compared with the expected data. However, since no test can be conducted in the form including the wiring resistance/impedance or inter-lead capacitance on the printed wiring board in the package unit when the LSI(X) is included, the reliability of the package unit is in question. In addition, since LSI (X) is usually soldered in actual situations, it is difficult to carry out the test as described above. Even if the logic circuit configuration of the SSI-LSI mounted on a package unit can be ascertained, there are a large number of combinatorial circuits and sequential circuit elements in the package unit used as the test object. In order to conduct a comprehensive test using only the input/output terminals of the package unit, the work for preparing the test data is

unrealistically large and is difficult to realize or exceeds the scale of the test device prepared. As a result, it might not be able to carry out the test.

### Objective of the invention

The objective of the present invention is to solve the problems in the aforementioned test of package unit by providing a test system for integrated circuit element package unit with the following features. In a test conducted for a package unit, the LSI (X) is cut off from electronic signals while it is mounted on the package unit, and the test is carried out in the same way as described in the conventional technology for the parts except for the LSI (X). For the LSI (X), a unit test that can be realized in a manner similar to the application state is carried out by using unit test data when the LSI (X) is mounted on the package unit. By dividing the process of preparing the test data and conducting the test into several steps, compared with the test performed for a package unit at one time, the test work, including generation of the test data, can be reduced by 1/9 if the work can be reduced by the square root and the process can be divided into 3 steps; or reduced by 1/27 if the work can be reduced by the cube root and the process can be divided into 3 steps.

### Constitution of the invention

In order to realize the aforementioned objective, the present invention provides a test system for integrated circuit element package unit characterized by the following facts: in a package unit carrying and connecting multiple integrated circuit elements including an integrated circuit element X, which has unknown detailed configuration of the internal logic circuit and can operate depending on the input/output data of external terminals, to realize a higher logic circuit unit,

there are multiple flip-flops corresponding to each signal input/output terminal of the higher element X and a selecting means that scans in/out the input and output signals of the flip-flops using an address system; the aforementioned flip-flops comprise multiple flip-flops A, which cut off the input signal sent from the circuit in the previous stage to be applied to element X and the gate means for scan in/out equipped by each flip-flop, apply the input signal to their own data input, and relay and connect the positive output to the aforementioned input terminal of element X, and multiple flip-flops B, which cut off the output connection from element X to the circuit in the next stage, apply the output to their own data input, and relay and connect the positive output to the aforementioned circuit in the next stage; the test device tests the package unit using the following steps: in the first test step, the first test data is applied to the input terminal of the package unit, and the output data obtained by scanning out flip-flops A by the selecting means and/or the output data obtained at the output terminal of the package unit is

compared with the first expected data retained in the test device; in the second test step, flip-flops A are selected by the selecting means, and the output data obtained by scanning in the second test data corresponding to the unit test data of element X and scanning out flip-flops B is compared with the corresponding second expected data; in the third test step, flip-flops B are selected by the selecting means, the third test data is scanned in, and the output data obtained at the output terminal of the package unit and/or by scanning out flip-flops A is compared with the third expected data.

### Application example

In the following, an application example of the present invention will be explained with reference to the figures. Figure 1 is a block diagram illustrating the test system for an integrated circuit element package unit in an application example of the present invention. Figure 2 is a block diagram illustrating an example of the flip-flop used for scanning out. Figure 3 is a block diagram illustrating the test system for integrated circuit element package unit in another application example of the present invention. In the figures, (10), (10a) represent test devices; (11), (11a) represent memory unit; (20), (20a) represent package units; (21), (21a) represent input/output connecting units; (22aa, ab, ac ... ap, ba, bb... bs) represent integrated circuits (ICs); (23aa, ab, ... aq, ba, bb... br) represent flip-flop A, B groups (FF<sub>A</sub>, FF<sub>B</sub>); (24) represents a large-scale integrated circuit element X (LSI (X)), which has unknown detailed configuration of the internal logic circuit and can operate depending on the input/output data of external terminals; (25) represents an address decoder; (26) represents an OR gate (OR); (27aa, ab... am, ba, bb... bm, ca, cb... cn, da, db... dn represent connecting pins. In the configuration shown in Figure 1, test device (10) tests package unit (20) by sending test data including control program, control data, and various types of expected data stored in memory (11) via input/output connecting units (21), (21a) and comparing the output signal obtained from package unit (20) with the expected data. Although connection is omitted from the figures for the power supply, ground, and clocks that are common to the configurations shown in Figures 1 and 3, essential clocks are applied to IC (22aa-bs), FF<sub>A</sub> (23aa-aq), FF<sub>B</sub> (23ba-br), and LSI (x) (24), respectively. Although IC (22aa-bs) shown in the figures have the same shape, they can be SSI, MSI, or LSI whose internal logic circuit configuration can be ascertained. Input/output connecting unit (21) acts as the connecting means for input/output signals in the package unit (20) during operation of the system. They usually include connectors, card pins, card edges, and their sockets. Input/output connecting unit (21a) is the connecting means for the signals that are input/output only during the test. It may have the same configuration as input/output connecting unit (21) or can be shared if there is any extra space in input/output connecting unit (21). The input/output terminals of input/output connecting unit (21a) can be set to special levels as required during the

system operation. An example of the configuration of FF<sub>A</sub> (23aa-aq), FF<sub>B</sub> (23ba-br) is shown in Figure 2. It is an FF depending on current mode logic and equipped with a gate for scan in/out. Its properties and characteristics are common. Also, all of the signal input/output terminals of LSI (X) can be connected to any of the corresponding FF<sub>A</sub>, FF<sub>B</sub>. FF<sub>A</sub> and FF<sub>B</sub> are simply distinguished from each other depending on the group separation in the test procedure. Also, the OR/NOR shown in Figure 2 acts like OR, NOR gates. It acts like an OR, NOR when it is used as the other circuit. Therefore, the circuit connection is the same. Also, CK-DV represents a clock driver. It is usually shared when driving multiple FFs. C-DOT represents a collector dot [sic]. In addition, D represents data input, CLK represents a clock, SET represents a set input, SCAN-ADD represents a scan address signal. Decoder (25), which receives address signal (ADD) output by test device (1) during scan in/out, decodes ADD, selects one flip-flop from FF<sub>A</sub> (23aa-aq), FF<sub>B</sub> (23ba-br) according to scan address signal (SCAN-ADD), and applies scan in data (SCAN-IN) from test device (1) or selects one flip-flop from FF<sub>A</sub> (23aa-aq), FF<sub>B</sub> (23ba-bs) and sends the scan out data (SCAN-OUT) retained by that FF to test device (1) via OR gate (26) and input/output connecting unit (21a). Test device (1) tests package unit (20) by comparing said scan-out with the expected data stored in memory unit (11). If all of FFA,B have the current mode logic (CML) configuration shown in Figure 2, OR gate (26) can be omitted by performing line concentration with wired OR. In the example shown, selection of FFA,B is 2-bit selection by decoder (25). However, any number of bits can be selected. In the example shown in Figure 2, the flip-flop is selected when 0, 0 is applied. Because of the aforementioned configuration, in this application example, test device (10) tests package unit (20) in three steps. In the first step, test device (1) applies the first test data with IC (22aa-ap) used as the objects. The data input and retained from the data input D of direct input/output connecting unit (21) and/or FF<sub>A</sub> (23aa-aq) is selected by decoder (25), and the result obtained from OR gate (26) and input/output connecting unit (21a) is compared with the first expected data.

In the second step, with LSI (X) (24) as the object, test device (1) selects  $FF_A$  (23aa-ap) one by one via decoder (25). The second test data is applied from input/output connecting unit (21a) and is input as SCAN-IN to LSI (X) (24). Then, the test device selects  $FF_B$  (23ba-br) one by one via decoder (25). SCAN-OUT is obtained from input/output connecting unit (21a) and compared with the second expected data.

In the third step, with IC (22ba-bs) used as the objects, test device (1) selects FF<sub>B</sub> (23ba-br) one by one via decoder (25). The third test data is applied from input/output connecting unit (21a). SCAN-IN is from IC (22ba-bs). The data input and retained from direct input/output connecting unit (21) and/or the data input D of FF<sub>A</sub> (23aa-aq) is selected by decoder (25). The result obtained from input/output connecting unit (21a) is compared with the third expected data. In regular operation, since the signal applied to the D of FF<sub>A</sub> (23aa-aq), FF<sub>B</sub>

(23ba-br) is input/output to LSI (X) via its positive output Q, there will be no problem. As described above, in the test of package unit (20), with the LSI(X) mounted on the package unit, the test can be carried out with the peripheral circuit maintained in the same conditions as those during the system operation. There is also no need to change the conditions of the assembly state of LSI (X). Also, since the unit test data can be used for the second test and the expected data, there is no problem with preparing the test data. More preferably, since the test can be divided into several steps, the test process is divided into steps including generation of the test data. As a result, the test work can be reduced in proportion to the combination of the number of basic elements, which is reduced by the square root to the cube root. In this way, a highly realizable test system is obtained. In this application example, the second of the three steps uses LSI (X) as the object. However, if the scale of package unit (20) is too large and it is difficult to conduct the test due to the amount of test data or the capabilities of test device (1), it is possible to insert a FF constituted with elements having a switching speed at the same level as the semiconductor elements that constitute other logic circuits both before and after [sic; omission in original text]. In this way, compared with the original circuit, since two extra clocks are added during the system operation, the logic design should also be adjusted. However, a divided test can be realized using the same method by dividing the contents of package unit (20) into multiple groups. If necessary, input/output connecting units (21), (21a) can also be realized as peripheral interface adapter (PIA) that is fully or partially electronic.

In the following, another application example will be explained with reference to Figure 3. In Figure 3, the elements represented by the same symbols in Figure 1 have the common properties and characteristics as the conventional elements. In this case, division of package unit (20a) into three parts is realized by jumper wires. During the system operation, all of the connecting terminals (27aa-27ba), (27ab-27bb), ... (27am-27bm), (27ca-27da), (27cb-27db)... (27cn-27dn) are shorted by jumper wires or digital switches (omitted from the figure). At that time, the connecting wires from test device (10a) to (27aa-dn) are eliminated.

During a test, the connection realized by the jumper wires, etc. after the aforementioned connection pins (27aa-27ba) is eliminated. For each of the three divided parts, test device (10a) carries out the test in the same three steps described in the previous application example by using the program and data stored in memory unit (11a). In the first step, test device (10a) inputs the first test data from input/output connecting unit (21), and the result obtained from IC (22aa-ap) is compared with the first expected data obtained from input/output connecting unit (21) and/or connecting pins (27aa-am). In the second step, similarly, the second test data is input from connecting pins (27ba-bm), and the result obtained from LSI (X) (24) is compared with the second expected data obtained from connecting pins (27ca-cn). In the third step, the third test data is input from connecting pins (27da-dn), and the results from IC (22ba-bs) are compared


with the third expected data obtained from input/output connecting unit (21) and/or connecting pins (27aa-am). In this application example, the jumper wires must be removed during the testing of package unit (20a). It is also necessary to form a connection between package unit (10a) and connection pins (27aa-cn) as well as install jumper wires for a qualified product after the test. However, package unit (10a) can be easily tested in the same way as described in the previous application example without using a FF for scan in/out. In particular, in low-speed application field, compared with the FF insertion method described in the previous example, this method is useful and suitable for the case in which there is little influence of the direct connection to test device (10a) by connecting pins (27aa-cn) with no significant delay. This method is also suitable for the case in which it is difficult to carry out a test because the test scale exceeds the capabilities of test device (10a). By using this method, the testing of package unit (10a) can be realized. In the aforementioned application examples, a printed wiring board level is assumed for package units (10), (10a). However, the same effect can be achieved for other package forms.

### Effect of the invention

As explained above, according to the present invention, a package unit used as a test object can be divided and tested easily by using connecting pins or a scan in/out means realized by a FF in the case when the package unit has an LSI (X) with unknown configuration of internal logic circuit or when the test is difficult to carry out because of its exceedingly large scale.

### Brief description of the figures

Figure 1 is a block diagram illustrating the test system for integrated circuit element package unit in an application example of the present invention. Figure 2 is a block diagram illustrating an example of the flip-flop used for scanning out. Figure 3 is a block diagram illustrating the test system for integrated circuit element package unit in another application example of the present invention. In the figures, (10), (10a) represent test devices; (20), (20a) represent package units; (21), (21a) represent input/output connecting units; (22aa-bs) represent integrated circuits (IC); (23aa-br) represent flip-flop A group (FF<sub>A</sub>); (23ba-br) represent flip-flops B group (FF<sub>B</sub>); (24) represents a large-scale integrated circuit element (LSI (X)), which has unknown detailed configuration of the internal logic circuit; (25) represents an address decoder; (26) represents an OR gate (OR); and (27aa-dn) represent connecting pins.



# RALPH McElroy Translation Company

EXCELLENCE WITH A SENSE OF URGENCY®

April 3, 2003

Re: 844-92662

To Whom It May Concern:

This is to certify that a professional translator on our staff who is skilled in the Japanese language translated the enclosed Japanese Kokai Patent Application No. Sho 59[1984]-210382 from Japanese into English.

We certify that the attached English translation conforms essentially to the original Japanese language.

Operations Manager

Subscribed and sworn to before me this 3rd day of 2001


December 08, 2003

Tina Wuelfing **Notary Public** 

My commission expires: December 8, 2003

sales@mcelroytranslation.com www.mcelroytranslation.com

(512) 472-6753 1-800-531-9977





### jp59210382a.pdf

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—210382

⑤Int. Cl.³
 G 01 R 31/28
 H 01 L 21/66

識別記号

庁内整理番号 7807--2G 6851--5F ④公開 昭和59年(1984)11月29日

発明の数 2 審査請求 未請求

(全 7 頁)

### 効集積回路素子実装ユニットの試験方式

20特

願 昭58-85341

22出

願 昭58(1983)5月16日

⑰発 明 者 桑原広一

川崎市中原区上小田中1015番地 富士通株式会社内 ⑫発 明 者 中山雅恵

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡宏四郎

明 細 も

1. 発明の名称

集積回路業子実装ユニットの試験方式

2. 停許請求の範囲

(1) 内部論理回路の詳細構成不明なるも外部端子 入出力値による動作可能の無税回路累子Xを含む 複数の集積回路案子を搭載接続して上位の論理回 路単位を実現する実装ユニットにおいて、

上位案子Xの信号入出力熔子毎に対応して被数のフリップフロップをよび該フリップフロップの入力ならびに出力信号をアドレス方式によりスキャンインアクトする選択手段を伺え、該フリップフロップはそれぞれに個えたスキャンインアクトのためのゲート手段と共に該案子Xへ印加ナペットを設定する複数のフリップフロップAと案子Xより後段回路への出力接続を切断してそのデータ入りに印加し、その正出力を譲びたな数のフリップを設当くてそのデータ入りに印加し、その正出力を設めてフリップAと案子Xより後段回路への正出力を設めてフリップ

フロップBにより構成し、試験装置は該奥装ユニ ットの入力端子に第1試験データを印加すると共 に選択手段によりフリップフロップAをスキャン アウトしてまたは/および実装ユニットの出力端 子に得られる出力データを放装盥において保持す る第1期待データと照合する第1試験手順、選択 手段によりフリップフロップAを選択して呆子X の単体試験データに対応する第2試験データをス キャンインすると共化フリップフロップBをスキ ャンアウトして得られる出力データを対応する第 2期待データと照合する第2試験手順および選択 手段によりフリップフロップBを選択して第3試 験データをスキャンインし実装ユニットの出力端 子にまたは/およびフリップフロップAをスキャ ンアクトして得られる出力データを犯る期待デー タと照合する第3試験手順により実行し、減災装 ユニットの試験を行うことを特徴とする集成回路 素子與装ユニットの試験方式の

(2) 内部論理回路の詳細構成不明なるも外部端子 入出力値による動作可能の製積回路器子Xを含む 複数の集段回路素子を搭破接続して上位の論理例 路単位を実現する実装ユニットにおいて、

業子Xの入出力電子毎に対応して短額/切断切 整手段を設けてなり、

試験姿般は这切答手段を切断モードにおいて設 実装ユニットの入力場子に第1試験データを印加 し業子 Xの入力に対応する切換手段の出力または/ および災装ユニットの出力場子に得られる出力データを設
を協により保持する第1 別待データと照 合する第1 試験手級、報子 Xの入力に対応する切 管手段より 架子 Xの単体試験データに対応するは 2 試験手級を印加して 据2 期待データと 照合する第2 試験手級の 出力に対応 する切替手段の他方より 第3 試験データを印加して実 装ユニットの出力端子または/かよび第1 試 験手級にかける切替手段に得られる出力データと 照合する第3 試験手順を 契行して 契数ユニットの 試験を行うことを 特数とする 級原回路 第子 突 接立 ニットの 配 方式。

### 3. 発明の詳細を説明

たばブリント配線板に搭載して集合する論理回路により上位機能を実現し、更にこれを多数個並行に配列連結する例えばパックパネル配線板によりスクックユニットを構成しより上に従い、従前の災ちユニットにおけるブリント配線板をいいは、経球ユニットにおけるブリント配線板をいいはスタックユニットレベルの回路構成規模毎に、例えばマイクロブロセッサ(MPU)のような大規模目が、低コストで提供されるようになり、便にはマスタスライスLSI 挙に代表されるようになった。

### (c) 従来技術と問題点

上記のような染材度の向上は高度の餘理級能を持つ回路にその実現を放存する制御設能における小形、軽量、高倍頻度を低コストで提供することから多方面の利用を生みデータ処理技術の発展を支える結果となった。しかしLSI あるいは美値単位に至る中間の突襲ユニットにおける領々の試

#### (a) 発明の技術分野

本発明は半導体による泉板回路な子を多数搭載 する上位奥装ユニットにおける気験方式に関する。 (b) 技術の背景

近年半導体技術特に集設技術と回路設計技術の 発展により1パッケージに多数の回路要素を搭載 する高集積回路器子(LSI)が低コストで提供さ れるようになった。従来よりデータ処理のための 論理回路はナンドおよびオア回路のような組合せ 國路衆子と更に複数の組合せ國路により得られる ラッチ , レジスタ , フリップフロップ回路 (FF) のような順序回路を相互に接続して構成される。 データ処理装置例えば中央処理装置(CPU)にお ける論理回路も組合せ回路および順序回路の泉大 成によるがこの樹成のため、当初は紫棋度がそれ 程でもなかった従来は組合せ回路または/および 順序回路はそれぞれ同一位類を少数幽または少数 個の回路案子を組合せて得る基本儀能を実現する 小規模系数回路架子(SSI)または中規模条項回 路器子(MSI)を多数鍋を中間実装ユニットの例

験により複雑困難な条件をもたらすようになった。 従来にむけるSSIまたはMSIあるいはその集 合においてはその論理構成も容易に把握出来るの で試験データの作成も比較的容易であり試験工数 もそれ程大規模には至らなかった。LSIの出現 とその発展に従って内蔵する論理回路数とその組 合せの違いによる品種の増大性試験作業の負担を 相乗的に増大する結果となった。その上LSIは SSIやMSIのそれに比較して外部接続端子(ピ ン)の数が外形寸法や配線密度により厳しく翻約 されるためパッケージに完成した段階では従来S-SIやMSIのピンに相当する部分は内放されて了 い、級LSIのピンに入出力する信号値によって 機能動作は可能でも内部の論理回路の振舞いは一 切把握山来なくなるいわゆるプラックポックス化 されるようになって来た。このことはある結果を 得るために印加すべき試験データの作成について 例えば内部論理回路の構成が出来ない他社製のレー SIのような場合重大な障害となる。このため内 部論理団路が不明のLSIOXを含む回路構成の築

挨ユニットにおいてはLSIOO を取除いた状態に おいて武嶽袋庭により淡淡ユニットの例えばコネ クタ舟における人山力端子およびLSI (X) のピン 76選顧理画路においてはその使用は好ましくない がLSIOOをソケット装溜夹装とした后しSI(O) を収脱したソケットの端子を対象として試験デー タを作成し無台試験を実装し、LSIOOを装溜し た状態ではLSICOの出力および該出力に接続す る論理関略としては例えばSSIやMSIを駐由し て出力される論理値は不定として収扱り方法によ っていた。従ってLSI以は受入時等に災施する 単体試験によって単体レベルのLSI図は保証さ れ、且実装ユニットのLSIWを除く他のSSI, MSIを除く他のSSI,MSIやよび内部論理回 路構成が把握されているLSIに関する部分は試 験データの作成が可能で試験データを入力してそ の出力倡号を期待データと照合出来でも、 LSI ∞を含めた形で実装ユニット単位での例えば配線 プリント板における配線抵抗/インピーダンスや 親国各位を含めた形での試験ではないので奥装ユ

ニットとしての信頼性が充分に確認出来ない欠点があった。また現実的にはLSI(3)が半田付けされていてこのレベルでも実行が関係な場合更には 決装ユニットに活致するSSI~LSIの論理回路 特政が把頭出来でも試験対象となる現象ユニット における的活の組合せ適路や順序回路混子数が進 めて欠きく、実装ユニットにおける人出力端子だけによる一括試験を行うのには試験データの作成 工数が非現典的に大きくて実現が困難であったり 用意した試過報度の現機を上端って試験が出来ない場合が存在する。

#### (4) 希明の目的

本発明の目的は実設ユニットのは説にかける上記の火点を除去するため迅装ユニットに取付けたま 説にかいてLSIのを災要ユニットに取付けたま まで電気治療的には切躍して、LSIのを跡く部 分は従来と同じく実践ユニットおよびLSIのの ピンを使用して試験を超し、LSIのについては 実践ユニットに要対した状態で単体試験データに よって、実用状態に近い形で実設可能の単体的散

験を着して、試験データの作成と試験の突施を被 数に分割することにより、実装ユニット一括試験 に比較して試験データ作成を含めた試験工数を例 えば2 乗根的に削減出来るとすれば3分割によっ て1/9 に削減する。またを乗根的ならば3分割 によって1/27に削減するところの集積回路累子 実装ユニットの試験方式を提供しよりとするもの である。

### (e) 発明の指成

内部論理回路の辞細補成不明なるも外部端子入 出力値による動作可能の教教回路業子Xを含む複 数の象領回路案子を搭載接続して上位の論理回路 単位を実現する実装ユニットにおいて、

上記集子Xの信号入出力端子伝化対応して複数のフリップフロップおよび該フリップフロップの入力ならびに出力信号をアドレス方式によりスキャンインアクトする遠択手段を崩え、該フリップフロップはそれぞれに備えたスキャンインアクトのためのゲート手段と共に該案子Xへ印加すべき前段回路よりの入力信号を切断してそのデータ入

力に印加し、その正出力を終子Xの該当入力端子 に印加すべく中継接続する複数のフリップフロッ ブAと素子Xより複数回路への出力接続を切断し てそのデータ入力に印加し、その正出力を該当復 数回路へ印加すべく中継接続する複数のフリップ フロップBにより構成し、試験装置は該実装ユニ ットの入力端子に第1試験データを印加すると共 に選択手段によりフリップフロップAをスキャン アウトしてまたは/および実装ユニットの出刀端 子に得られる出力データを該袋盆において保持す る第1期待データと照合する第1試験手順,選択 手段によりフリップフロップAを選択して案子X の単体試験データ化対応する第2試験データをス キャンインすると共にフリップフロップBをスキ ャンアウトして得られる出力データを対応する年 2期待データと無合する第2試験手顧および選択 手段によりフリップフロップBを選択して第3試 **検データをスキャンインし実装ユニットの出力端** 子にまたは/およびフリップフロップAをスキャ ンアウトして得られる出力データを訊3期待デー

クと照合する語3試設手向により更行し、転突整 ユニットの試配をおうことを特徴とする集積自格 数子実践ユニットの試配方式を提供することによ って運成することが出来る。

### (f) 発明の災施例

以下不発明の一災脳内について凶血をお照しつつ説明する。深1回は本発明の一実施例における 東京回路来子突装ユニットの試験方式によるプロック凶、第2回はそのスキャンインプウトに使用するフリップフロップのプロック例四かよび第3 四は本発明の他の突縮例における乗校回路常子突 張ユニットの試験方式によるプロック図である。 四において10,10 a は試験衰虚、11,11 a は 配低部、20,20 a は実装ユニット、21,21 a は入出力接続部、22 a a, a b, a c … a p, b a, b b … b a は集積回路(IC)、23 a a, a b … a q, b a, b b … b r はそれぞれフリップフロップA, B グループ(FFA,FFa)、24は内部論理回路 の辞細構成不明なるも外部端子入出値による動作 可能の高集積回路等子X(LSICO)、25 はアド

は試験時だけに入出力する信号の接続手段であり、 入出力接続部21と同様の認治を別に持つか、入 出力接続部21に余裕があれば共用でもよい。入 出力接続部21mはシステム動作時には必要によ りその入出力端子は特定レベルに設定される。FFA 23aa~aq, FFa23ba~brの耐成例は第2図の プロック例凶に示す。としてはスキャンインアウ トゲート付のカーレントモードロジックKLAFF であり、その性能、特性は共通である。尚 LSI 〇〇〇全個号入出力端子は対応するFFA,FFBの何 れかに接続されているものとする。FFA,FFBの 別は単化式検手順トのグループ分類による。尚書 2四のOR/NORはオナ/ノア回路でありNOR. ORはその一方を不使用としていることによる。 従って回路接続は共通である。またCK-DVはク ロックドライバであり、通常は収収個のFF収動 化亘って共用となる。C-DOTはコレクタドット である。 更に 信号表示は Dはデータ入力、 CLK はクロック、 SET はセット入力、SCAN-ADD はスキャンインアウト時において試験装置1化よ

レスデコーダ、26はオア回路(OR)、27aa, ab ... am, ba, bb ... bm, ca, cb ... cn, da, db …dn は依続ピンであるo 第1凶の病成において 試験装置10は記憶部11に答顧する制御プログ ラム、説御データおよび種々の期待データを含む 試験テータに従い支援ユニット20を入出力接続 邸21,21aを介し試験データを送出し哭袋ユニ ット20から得られる出力信号を期待データと返 一組合して試験を行う。尚第1図,第3図に共通 して罹腐,妥地およびクロックについては接続を 図示省略してあるがIC22aR~bs,FFA23u8~ aq,FFu23ba~br およびLSI(x)24 にはそれ ぞれ必要なクロックが印加されているものとする。 IC22aa~bsは同一形状にて表示してあるがそ れぞれSSI, MSIおよび内部の論理回路常成が 把適出来ているLSIを表現するものとする。入 出力送提器21は実装ユニット20におけるシス デム動作時の入出力信号用の接続手段であり、通 常コネクタ,カードピンあるいはカードエッジと そのソケット等の組合せによる。入出力接続部21a

り送出されるアドレス信号(ADD)を受信するデ コーダ25 が、ADDをデコードして送出するス キャンアドレス信号(SCAN-ADD)に従ってFFA 23 ma~aq, FFm23ba~br中より1 協を選択し て試験装置1からのスキャンインデータ(SCAN-IN)を印加し、またはFFA23aa~8q,FFB23 ba~bs 中より1個を選択してそのFFが保持す るスキャンアウトデータ (SCAN-OUT)を OR 26 および人出力接続部21aを介して試験装置 1 に送出し試験装置1は該 SCAN-OUTを配憶郎 11の期待データと照合し合否判定を将て突接ユ ニット20の紅畝とする。尚FFA、B がすべて期 2凶に示すカーレッジモードロジック(CML)で 構成されていればワイヤードオアにより染線しOR 26 は省略するととが出来る。 またデコーダ 25 による FFA、Bの選択は2 ピット選択の例を示した が勿論任意のピット数でよい。第2図の例では0. 0が印加されたときに選択される。以上のように **解成されているので本実施例では試験装置10は** 実長ユニット 20 を 3 分割して試験を実行するo

時開始59-210382(5)

第1手面では試験装置1はIC22aa~apを対象として第1の試験データを印加し直接人出力接続

第21または/わよびFFA23aa~aqのデータ入

力Dより入力されて保持するデータをデコーダ25をして選択せしめてOR26ならびに入出力接続

第21aより得られる結果を第1の期待データと

照合して試験する。

第2手順では試験装置1はLSI(X)24を対象としてFFA23aa~apを送ーデコーダ25を介して送択し、第2試験データを入出力接続部21aより印加してSCAN-INとしLSI(X)24代入力し、FFa23ba~brを延一デコーダ25を介して送択してSCAN-OUTを入出力接続部21aより得て第2期特データと無合して試験する。

第3手順では試験装置1はIC22ba~baを対象としてFFa23ba~brを逐ーデコーダ25を介して選択し、第3試験データを入出力接続部21aより印加してSCAN-INとしIC22ba~baより出力されるデータを低扱入出力接続部21またはなよびFFa23aa~aqのデータ入力Dより入力さ

委は1の能力の歯から困難な場合、他の齒理圏格を得成する半導体器子と同一レベルのスイッチング速度を有する器子により構成するFFを前後2 過ずつ挿入するため原形圏路に比較してシステム動作時にも余分に2クロックが増加するので論理 破計に手直しを伴うが実践ユニット20の円容を 破故部に分割して同様の手法で分割試験が実現出 深ることはいう這もない。また必要によって入出力接続第21,21 a は必要によりそのすべてまたは一部を属子化された刷辺中紙アダブタ(PIA)としても阿裸に実現可能である。

次に第3図により別の実施例について説明する。 第3図の傳成部材を示す符号で第1図のそれと共 通の符号を有する部材は従来と共通の優能および 特性を有するものとする。これでは実装ユニット 20aの3分別をジャンパ級によった場合である。 システム動作時にはそれぞれ接段端子27aa-27ba。 27ab-27bb。…27am-27bm。27ca-27da。 27cb-27db…27cn-27dnのすべてはジャン パ頭あるいは図示省站した必がデジットスイッチ

れて保持するデータをデコーダ25により選択し 入出力接続部21aより待られる結果を靠3期待 データと照合して試験する。尚通常のシステム動 作においてはFFA2382~89,FFB23b8~brの DK印加される値号はクロックに従いその正出力 Qを介してLSIONに入出力されるので問題はな い。以上のようにすれば実装ユニット20の試験 においてLSIOを装滑したまりで周辺の凹路も その闯路条件をシステム動作時と同様に維持した まり試験が奥旋出来る上、LS1006 実装状態の 条件を変更することなく、且第2試験および別待 データに単体試験データを適用して試験データの 作成に手数を嬰することのない、より望ましい形 て試滅の実施を複数分割により実現するので試験 データの作成を含め各手版に分割されて試験工数 が基本器子数の組合せが2~自集根的に減少する のに比例して削波され奥現性の高い試験方式が得 られる。本浜施例では3分割の第2手顧を LSI ODを対象としたが、実装ユニット20の規模が大 き過ぎて試験の突縮が試験データ駐あるいは試験

試験時においては上記の接続ピン27ca-27ba 以下のジャンパ腺寺による袋紀は除去されていて 3分割された各部に对し前央施測と何様に 3 段階 の手順で試験技選10a は記憶部11a 化密放す るブログラムおよびデータに従い試験を行う。選 1手順では試験装置10aは入出力接続部21よ り海1試浪データを人力し、IC22aa~ap より 得られる結果を入出力後既邸21 または/および 接続ピン27aa~amより得て第1 期待データと飛 合する。 第2手戚では同様に接続ピン27ba~bm より近2試験データを入力し、LSI0024よりの 結果を侵続ピン27ca~cnより供て第2別待デー タと照合する。第3手顧では後紀ピン27da~dn より第3試潑デークを入力し、IC22ba~bs か らの結果を人出力後統御21または/および後戌 ピン27aB~amより得て绑3期待データと照合す る。このよりにすれば本災絶例では災凌ユニット

### 時間昭59-210382 (6)

20a を試験するに楽してジャンパ緑の取脱し、 試験製成10a と接続 ピン27aa~cnの接続およ び試験終了旋良前についてはジャンパ線の取付作 薬等を伴うがスキャンインアウト用のFFを使用 することなく前迷の奥雄例と削録に災装ユニット 10日の試験が容易に得られる手段となり、特に 低速用で前例FFの挿入手法に比較して本層的に は遅れを伴わず接続ピン 27aa~cnによる試験製 就10gとの直接窓続による必得が少い場合に通 用して有用である。との方法も試験規模が試験装 度10a 帯を上題るようなことで試験が困難な場 合にも同様に適用して災装ユニット10aの武蔵 が実現出来ることは勿論である。以上は実施ユニ ット10,10aとして配級プリント版レベルを想 定したが他の実装形態でも同様の効果が得られる ことはいう迄もない。


### (8) 発明の効果

以上説明したようK本希明Kよれば内部論選回 路の潜域が不明のLSI(X)を有しているか、規模 が大身過ぎるようなことで試験が渇躁な場合にも FFによるスキャンインアウト手段または接載ビンの使用により、試験対象の災装ユニットを分割 して容易に試験出来るので育用である。

### 4. 図面の簡単な説明

第1図は本発明の一契縮網における集積回路系子央数ユニットの試験方式によるブロック図、第2図はそのスキャンインナウトに使用するブリップフロップのブロック例図かよび第3図は本発明の他の突縮網における探放回路案子突要ユニットの試験方式によるブロック図である。図において10.10a は試験経験、20,20a は夹妻ユニット、21.21a は人出力接続部、22aa~bsは無税回路(1C)、23aa~a qはフリップフロップAグループ(FFA)、23ba~br はフリップフロップAグループ(FFA)、23ba~br はフリップフロップBグループ(FFB)、24 は内部論理回路の詳細構成不別の高架核回路案子(LS100)、25はアドレスデコーダ、26 はオア回路(OR)かよび27aa~dn は接続ピンである。

代理人 弁理士 松 岡 安四郎



### 特別昭59-210382 (フ)

